SAK-TC299T-128F300S puisqu'ÉCLAIR 516LFBGA d'IC MCU 32BIT 8MB

La famille de produits de TC29x a les caractéristiques suivantes : • Microcontrôleur de haute performance avec trois noyaux d'unité centrale de traitement • Deux unités centrales de traitement superbe-scalaires à 32 bits de TriCore (TC1.6P), chacun ayant les caractéristiques suivantes : – Représentation en temps réel supérieure – peu fort manipulant – capacités entièrement intégrées de DSP – Multiplier-accumulez l'unité capable soutenir 2 opérations de MAC par cycle – jusqu'à l'opération de 300 mégahertz à la pleine température ambiante – bloc-notes RAM (DSPR) jusqu'à de 120/240 données de K byte – bloc-notes RAM (PSPR) – cachette d'instruction de 16/32 K bytes (ICACHE) d'instruction de jusqu'à 32 K bytes – cachette de 8 données de K byte (DCACHE) • Noyaux d'ombre de Lockstepped pour le noyau 1 de TC1.6P • Souvenirs multiples de sur-puce – tous les NVM et SRAM inclus sont CCE protégée – mémoire instantanée de programme de jusqu'à 8 Moctets (PFLASH) – mémoire instantanée de jusqu'à 768 données de K byte (DFLASH) utilisable pour l'émulation d'EEPROM – mémoire de 32 K bytes (LMU) – mémoire morte d'initialisation (BROM) • contrôleur DMA de 128-Channel avec le transfert des données sûr • Système d'interruption sophistiqué (la CCE s'est protégée) • Structure d'autobus de sur-puce de haute performance – interconnexion 64-bit de barre de traverse (SRI) donnant rapidement l'accès parallèle entre les maîtres d'autobus, les unités centrales de traitement et les souvenirs – autobus périphérique de système à 32 bits (SPB) pour les unités périphériques et fonctionnelles de sur-puce – un pont en autobus (pont de SFI) • Unité de gestion de la sécurité (SMU) manipulant des alarmes de moniteur de sécurité • Banc d'essai de mémoire avec CCE, initialisation de mémoire et fonctions de MBIST (MTU) • Moniteur d'entrée-sortie de matériel (IOM) pour la vérification de l'entrée-sortie numérique • Unités périphériques de Sur-puce souple – quatre asynchrones/canaux périodiques synchrones (ASCLIN) avec l'appui de LIN de matériel (V1.3, V2.0, V2.1 et J2602) jusqu'à 50 MBaud – six canaux d'interface alignés de SPI (QSPI) avec la capacité principale et slave jusqu'à 50 Mbits/s – lien périodique à grande vitesse (HSSL) pour la communication périodique d'inter-processeur jusqu'à 320 Mbits/s – deux de publication périodique de micro interfaces de bus en second lieu (MSC) pour l'expansion de porte série aux dispositifs d'alimentation externe – module de deux MultiCAN+ avec 6 noeuds de BOÎTE et 384 objets assignables libres de message pour le rendement élevé de manipulation de données par l'intermédiaire de l'amortissement de fifo et du transfert des données de passage – 15 canaux simples de transmission de grignotement de bord (ENVOYÉE) pour la connexion aux capteurs – jusqu'à deux modules de FlexRayTM avec 2 canaux (E-Ray) V2.1 de soutien – un module générique de minuterie (GTM) fournissant un ensemble puissant de filtrage de signal numérique et de fonctionnalité de minuterie pour réaliser la gestion autonome et complexe d'entrée-sortie – une capture/comparent le module 6 (deux noyaux CCU60 et CCU61) TC290/TC297/TC298/TC299 – une unité de minuterie de l'usage universel 12 (GPT120) – l'interface périphérique de capteur de cinq chaîne conformément à V1.3 (PSI5) – interface périphérique de capteur avec PHY périodique (PSI5-S) – l'interface de bus Inter-intégrée de circuit (I2C) conformément à V2.1 – MAC facultatif de l'Ethernet IEEE802.3 avec RMII et MII les interfaces (ETH) • Approximation successive souple CDA (VADC) – groupe de 11 noyaux indépendants de CDA – entrez la gamme de tension de 0v dans 5.5V (approvisionnement de CDA) • Delta-sigma CDA (DSADC) – Dix canaux • Ports programmables d'entrée-sortie de Digital • la Sur-puce corrigent le soutien du niveau 1 d'OCDS (unités centrales de traitement, DMA, sur Chip Buses) • Puce consacrée de dispositif d'émulation – élimination des imperfections multinucléaire, traçage en temps réel, et calibrage – Aurora Gigabit Trace Port disponible (AGBT) sur quelques variantes – quatre/interface à cinq fils de JTAG (IEEE 1149,1) ou de DAP (port d'Access de dispositif) • Régulateurs de système et de sur-puce de gestion de puissance • Unité de génération d'horloge avec le système PLL et Flexray PLL • Régulateur de tension incorporé